判断题PN结正偏时,势垒高度降低。这就意味着n型侧中性区和p型侧中性区有更多的多子可以通过漂移运动越过势垒。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
下列哪种不属于时序路径?()
题型:单项选择题
将所设计的数字电路变成产品的门槛在逐渐提高,下面不属于其中原因的是()。
题型:单项选择题
综合过程的第一步是把我们的HDL的源代码映射到一个通用的工艺库上,这个工艺库被称之为()。
题型:单项选择题
下列哪个选项正确描述了Moore电路和Mealy电路输出信号的特点?()
题型:单项选择题
Verilog标书电路单元最基本的结构是()。
题型:单项选择题
下列哪种触发器是边沿型的?()
题型:多项选择题
D触发器不可以实现以下哪种功能?()
题型:单项选择题
下面器件中属于宏单元的有哪些?()
题型:多项选择题
下面电路模块的输入矢量哪种表达方式是正确的?()
题型:单项选择题
下列哪种原件不具有记忆功能?()
题型:单项选择题