判断题IES代表发射结反偏、集电结零偏时的发射极电流。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
组合逻辑电路设计中,确定输入输出的逻辑状态的方法不包括下列哪项?()
题型:单项选择题
下列哪个选项是时序逻辑电路的特征?()
题型:单项选择题
将所设计的数字电路变成产品的门槛在逐渐提高,下面不属于其中原因的是()。
题型:单项选择题
下列哪项不影响register-to-register之间的建立时间检查?()
题型:单项选择题
集成电路的应用领域主要有哪些?()
题型:单项选择题
下列哪种触发器是边沿型的?()
题型:多项选择题
在同一个always块中,()。
题型:单项选择题
综合过程的第一步是把我们的HDL的源代码映射到一个通用的工艺库上,这个工艺库被称之为()。
题型:单项选择题
下面关于Verilog电路的说法错误的是()。
题型:单项选择题
一般来说,对于一个可编程器件,要保证设计对各类资源的占用尽可能不要超过80%,原因主要有哪些?()
题型:多项选择题